PCIe para hackers: nuestra tarjeta M.2 está lista

La semana pasada comenzamos a diseñar una tarjeta PCIe, un adaptador de M.2 E-key a E-key, que agrega un enlace adicional a la ranura E-key que lleva, útil para utilizar al máximo algunas tarjetas E poco comunes pero sofisticadas. tarjetas clave. A estas alturas, el esquema está listo, se ha determinado la ubicación de los componentes y solo necesitamos enrutar los pares diferenciales; debería ser simple, ¿verdad? Cinturón de seguridad.

PCIe necesita pares TX conectados a RX en otro extremo, como UART, y esto no es negociable. Los conectores utilizarán nombres del lado del host y viceversa. Como lo demuestra el diagrama, conectamos el TX del zócalo al RX del chip y viceversa; Si alguna vez nos confundimos, el esquema de la computadora portátil está ahí para ayudarnos a aclarar las cosas. En resumen, sólo necesitamos invertir los nombres en el enlace que llega al conmutador PCIe, ya que el conmutador PCIe actúa como un dispositivo en la tarjeta; Los dos enlaces del conmutador van al zócalo de la llave electrónica y, para los fines de ese zócalo, el conmutador PCIe actúa como host.

Al enrutar inicialmente esta placa, me olvidé por completo de una cosa más importante para PCIe: los condensadores en serie en cada par de datos, en el lado TX del host del enlace. Necesitamos tres pares de condensadores aquí (en TX del enlace ascendente del conmutador PCIe y dos pares en el lado TX del conmutador); nuevamente, la denominación es del lado del host. Sólo me acordé de esto después de haber terminado de enrutar todos los pares de diferencias y, después de un poco de deliberación, decidí que esta es mi oportunidad de probar los capacitores 0201. Para ello tomé las huellas del maravilloso proyecto de [Christoph], llamado “Efecto de las fases lunares en las tumbas”; con ese nombre, estas huellas tienen que ser buenas.

Ya hemos hablado antes sobre los cálculos de pares diferenciales en uno de los artículos de PCIe, ¡y también había un vídeo de demostración! Dicho esto, repitamos los cálculos en este caso: mostraré cómo pasar de “información del sitio web fabuloso de PCB” a “pares de diferencias de ancho y espacio adecuados”, con algunos atajos divertidos. Nuestra configuración, una vez más, tiene señales en las capas externas, referenciadas a la capa del suelo justo debajo de ellas. Lamentablemente, todavía no entiendo cómo calcular la impedancia diferencial para capas de señal intercaladas entre dos planos de tierra, es decir, si hay algún comentarista dispuesto a compartir este conocimiento, ¡apreciaría enormemente su aporte! Por ahora, de todos modos, no veo que haya un beneficio tangible en tal acuerdo.

Esta vez, voy a optar por un apilamiento de 4 capas de 0,8 mm; de lo contrario, la placa no encajará en un zócalo M.2. De acuerdo con las reglas de diseño, puedo bajar a trazas y espacios de 3,5 mil (0,09 mm), a diferencia de las trazas habituales de 6 mil (0,16 mm) a las que estoy acostumbrado cuando hago tableros genéricos de 2 capas. Inicialmente, elijo aquí la variante de apilamiento 7628; la principal diferencia entre los apilamientos aquí es el espesor del preimpregnado y la constante dieléctrica, lo que afecta el espesor y el espaciado mínimos posibles del par de diferencias.

Seguí los parámetros en la página de acumulación de JLCPCB y tomé los parámetros de la página de pedidos; puede colocar estos parámetros en la ventana “Archivo => Configuración de la placa”, en la pestaña “Clases de red”. Después de reemplazar los parámetros predeterminados allí con los del proceso controlado por impedancia de 4 capas (espacio libre, ancho mínimo de traza, tamaño de vía y demás), obtenemos algunos parámetros bastante interesantes a los que podemos recurrir si alguna vez hay un punto difícil y una capacidad. para realizar una colocación de componentes razonablemente densa.

Apuntemos hoy a una impedancia diferencial de 85 ohmios, un gran objetivo siempre que se lo pueda permitir. Nuevamente, trazas en la parte superior, plano de tierra ininterrumpido justo debajo de ellas, a lo largo de toda la longitud de los pares. Para el apilamiento “7628”, eso significa que hay 0,21 mm de material con 4,6 Er entre los pares y el suelo; introduzca estos dos valores en la calculadora, deje el espesor del cobre en 35 um (1 oz de cobre) y podremos jugar con el espacio de seguimiento. y valores de ancho, hasta nuestro límite de 0,09 mm, lo que nos lleva a una opción de espacio de 0,225 mm de ancho/0,09 mm. Sin embargo, esto no es tan bueno en cuanto a espacio.

¡Sin embargo, no tienes que ceñirte a la acumulación predeterminada! Después de un poco de deliberación, cambié al apilado “3313”, con 4,05 Er y preimpregnado de 0,1 mm de espesor entre las capas superior e intermedia. Parece un poco más caro, pero parece un poco más fácil de enrutar en el poco espacio que tengo. Esto me llevó a pares de 0,135 mm/0,09 mm, manteniendo la misma impedancia diferencial de 85 ohmios. Ahora, todo lo que necesito hacer es ingresar estos parámetros en la tabla "Clases de red" y cada vez que presione '6', inmediatamente comenzaré a dibujar un par diferencial de impedancia de 85 ohmios.

Se coloca el IC, se ajustan los parámetros del par diferencial y podemos empezar a dibujar. Recuerde, invertir la polaridad del par PCIe no es un delito, es una obligación para facilitarle el enrutamiento. De alguna manera, en este diseño no fue necesario ni una sola vez.

Sin embargo, necesitas un poco de paciencia: la experiencia de dibujo de pares diferenciales de KiCad no siempre es fluida; Si tiene problemas extraños en los que un extremo del par no se conecta del todo con el otro extremo, no está solo. Para mí, dibujar estas parejas fue un poco exasperante. Es concebible que estoy lidiando con algo comúnmente conocido como un problema de habilidad; tal vez haya una configuración que no estoy notando, ya que a veces esos problemas de "no conexión" son causados ​​por limitaciones de DRC. Sin embargo, en ese caso, se le mostrará una advertencia en la barra de arriba.

Recuerde, cada vez que su par de diferencias cruza de la capa superior a la inferior o viceversa, también cambia las capas de referencia, de In1 a In2 respectivamente, y querrá agregar vías de tierra cerca de las vías del par de diferencias, para que la corriente de retorno a tierra pueda viajar. a lo largo de la pareja también. Como siempre, cuatro vías son ideales, tres son buenas, dos están bien y una no es ideal pero es mejor que cero.

Una vez que hayamos dibujado los pares de diferencias y agregado las vías terrestres, hay una última cosa de la que ocuparnos. Si bien no es necesario que todos los pares PCIe tengan la misma longitud, las dos trazas que componen cada par sí deben ser del mismo extremo a extremo. Para eso, puede usar la herramienta de corrección de desviación de par diferencial, asignada al 9 en el teclado. Agregará un movimiento a la pista más larga, en el lugar donde encajaría mejor.

Al dibujar, a menudo se puede utilizar una capa interna GND y una capa interna VCC; técnicamente, tanto VCC como GND se pueden utilizar como planos de referencia para señales de alta velocidad. Sin embargo, dado que estamos cruzando pares de diferencias entre las capas superior e inferior, tendrían referencias diferentes, y este es todavía un territorio inexplorado para mí; no estoy seguro de si habría problemas de corriente de retorno. Comencé con un plano interno de 1.2 V y uno GND, pero luego, mientras revisaba mis placas y escribía este artículo, hablé con otros ingenieros y releí un hilo de comentarios interesante en el primer artículo sobre pares de diferencias PCIe. , y decidió pasar a tener ambos planos internos como GND.

Cuando se trata de las capas exteriores donde van los pares de diferencias, querrás quitar el relleno de tierra o alejarlo, de modo que el relleno de tierra alrededor del par afecte la impedancia del par de diferencias; es muy probable que veas una protección de tierra si tomas Eche un vistazo a cualquier tarjeta PCIe que posea. Aquí, voy a enrutar pares de diferencias en las capas externas, pero no voy a eliminar completamente el terreno de estas, sino que usaré reservas en su lugar. En primer lugar, tener tierra es genial: es cobre adicional que puede ayudar a disipar el calor del interruptor, del regulador de conmutación o de ambos. Lo segundo es que JLCPCB se ha mostrado raro con los rellenos de suelo en tableros densos recientemente, y querré evitar eso.

Entonces, ¿hasta dónde debería llegar la exclusión? La regla 5L (cinco anchos de traza de distancia) es buena, o simplemente puedes mantener fuera toda el área donde estás extrayendo los pares diferenciales. Para nosotros, 5L significa 5 * 0,135 mm, o 0,685 mm de distancia entre el par/vía y el relleno del suelo. La regla de los 5L no es un límite estricto: respétela tanto como sea posible, pero no se preocupe por tener algunas vías aquí y allá. Recuerde, al cablear PCIe, es importante que la cuerda esté mojada.

Para los cables de alimentación, utilice los carriles más gruesos posibles siempre que tenga espacio. Por supuesto, no es necesario tirar de una pista de 2 mm donde quiera colocar 3,3 V, pero tener pistas de 0,6 mm o 1 mm en una ruta de 3,3 V 1 A es bastante común; algunos dirán que es excesivo, pero si Si tienes suficiente espacio, no hay ningún beneficio en no hacerlo. Si se pregunta qué puede hacer, existen calculadoras de ancho de traza que le brindarán valores de aumento de temperatura y de inductancia, pero la mayoría de las veces, hacer que la traza sea más gruesa es una obviedad.

Después de conectar PCIe y las señales de alimentación, quedan algunas cosas. Puede resultar tentador dirigirlos a las capas internas del suelo; sin embargo, haz lo mejor que puedas para luchar contra la tentación, ya que normalmente hay una manera mejor; Se acepta ampliamente que tener planos internos ininterrumpidos es un buen atractivo para los pares de diferencias y para las señales en general. En su lugar, considere otras opciones no estándar que sean menos pecaminosas; por ejemplo, está bien quitar las almohadillas de soldadura de una huella si la almohadilla no se utiliza, y eso es lo que voy a hacer para sacar una de las señales PREST a través de la parte superior. capa.

En muchos aspectos, este diseño da en el blanco. Es compacto, cabe todo lo que debería, con espacio de sobra y la entrega de energía a bordo es más que razonable. Por supuesto, hay algunos posibles inconvenientes que puedo prever y que comprobaré una vez que se fabriquen estas placas.

Un conmutador PCIe funciona a altas velocidades, por lo que tiene sentido que el consumo de energía sea un poco elevado, y lo mismo ocurre con la disipación de calor; de hecho, verá chips con mayor número de puertos como estos cubiertos con disipadores de calor pegados en los chinos. adaptadores; Mi principal preocupación es el consumo de energía: se espera que una tarjeta M.2 E-key consuma 2 A como máximo, y el consumo máximo de energía del conmutador, junto con la propia tarjeta insertada, seguramente podría superar este presupuesto.

Para resolver eso, estoy agregando una entrada de alimentación separada y dibujando rastros de manera que, si es necesario, sea fácil separar la entrada de 3,3 V del regulador de 1,2 V de la alimentación de la tarjeta E-key. Sin embargo, mi segunda preocupación sobre el consumo de energía es la disipación térmica: no hay mucha masa térmica en esta PCB y la ruta a tierra no es demasiado sencilla, por lo que, en teoría, el chip podría sobrecalentarse bajo carga. Realmente tampoco habría lugar para un disipador de calor una vez que el adaptador esté conectado a una computadora portátil; veremos qué tan problemático es esto en la práctica.

Cada tablero puede ser un pequeño experimento, y este definitivamente tiene algunas cosas que nunca antes había probado. Agregué esta placa a mi último pedido de PCB y, una vez que llegue, compartiré el resultado final con todos ustedes, de una forma u otra. Hasta entonces, los archivos están en GitHub y espero que la historia de esta placa le brinde mucha información sobre el diseño con PCIe.